# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-110997

(43)Date of publication of application: 12.04.2002

(51)Int.Cl.

H01L 29/786 H01L 21/336 H01L 21/20 H01L 21/205 H01L 21/306

(21)Application number: 2000-299164

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

29.09.2000


(72)Inventor: MATSUURA YUKI

## (54) MANUFACTURING METHOD OF POLYCRYSTALLINE THIN-FILM TRANSISTOR

(57) Abstract:

PROBLEM TO BE SOLVED: To prevent variations in characteristics of a thin-film transistor as much as possible.

SOLUTION: There are provided a process where an amorphous silicon film 13 is formed on a substrate 11, a process where the amorphous silicon film is annealed with a laser beam for crystallization to form a polycrystalline silicon film 14, a process where a surface of the polycrystalline silicon film is cleaned in a dilute HF solution, whose concentration is 0.6–1.0 wt.%, and a process where a gate insulating film is formed on the polycrystalline silicon film.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-110997 (P2002-110997A)

(43)公開日 平成14年4月12日(2002.4.12)


(51) Int.Cl. <sup>7</sup>	識別記号	FΙ	テーマコード(参考)
H01L 29/78	36	H01L 2	1/20 5 F O 4 3
21/33		21	1/205 5 F O 4 5
21/20		29	9/78 617V 5F052
21/20		21	1/306 D 5 F 1 1 0
21/30	06		
		審查請求	未請求 請求項の数3 OL (全 6 頁)
(21)出願番号	特顏2000-299164(P2000-299164)	(71)出願人	000003078
			株式会社東芝
(22)出廢日	平成12年9月29日(2000.9.29)		東京都港区芝浦一丁目1番1号
		(72)発明者	松浦由紀
			埼玉県深谷市幡羅町1-9-2 株式会社
			東芝深谷工場内
		(74)代理人	100064285
			弁理士 佐藤 一雄 (外3名)
			最終頁に続く

## (54) 【発明の名称】 多結晶薄膜トランジスタの製造方法

## (57)【要約】

【課題】 薄膜トランジスタの特性のばらつきを可及的に防止することを可能にする。

【解決手段】 基板11上に非晶質シリコン膜13を形成する工程と、非晶質シリコン膜をレーザビームを用いてアニールすることにより結晶化させて多結晶シリコン膜14を形成する工程と、濃度が0.6w t %から1.0w t %の範囲の希HF溶液を用いて多結晶シリコン膜の表面を洗浄する工程と、多結晶シリコン膜上にゲート絶縁膜を形成する工程と、を備えたことを特徴とする。



#### 【特許請求の範囲】

【請求項1】基板上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜をレーザピームを用いてアニールすることにより結晶化させて多結晶シリコン膜を形成する工程と、濃度が0.6wt%から1.0wt%の範囲の希HF溶液を用いて前記多結晶シリコン膜の表面を洗浄する工程と、前記多結晶シリコン膜上にゲート絶縁膜を形成する工程と、を備えたことを特徴とする多結晶薄膜トランジスタの製造方法。

1

【請求項2】前記多結晶シリコン膜の表面を希HF溶液 10 を用いて洗浄した直後に、スピン乾燥させ、その後に純水を用いてリンス処理を行なう工程を備えたことを特徴とする請求項1記載の多結晶薄膜トランジスタの製造方法。

【請求項3】前記多結晶シリコン膜の表面を希HF溶液を用いて洗浄する前に、前記多結晶シリコン膜の表面に酸化膜を形成する工程を備えたことを特徴とする請求項1または2記載の多結晶薄膜トランジスタの製造方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、多結晶シリコン薄膜トランジスタの製造方法に関し、特に多結晶シリコン 薄膜トランジスタを有する液晶表示装置の製造に用いられる。

#### [0002]

【従来の技術】液晶ディスプレイの高密度化、低コスト 化を実現する技術として、多結晶シリコン薄膜トランジ スタ (以下、TFTとも言う) が注目されている。多結 晶シリコンTFTを用いた場合、画素スイッチング素子 以外に、高速動作が可能であるため駆動回路にも用いて 30 駆動回路一体形成ができるという利点がある。液晶ディ スプレイでは、無アルカリガラス等の透明基板上に多結 晶シリコンTFTを形成するため、基板ダメージの少な い低温プロセスで多結晶シリコン膜を形成することが必 須となる。そこで、非晶質シリコン膜をレーザアニール により結晶化させて多結晶シリコン膜を形成する方法が 有力である。レーザアニールによって結晶化させると、 シリコン膜の温度は1200℃程度まで上昇するため、 形成された多結晶シリコン膜表面は酸化される。この形 成された表面酸化膜は、カーボンやボロン等の不純物を 40 含んでいる。

【0003】コプラナー型構造でTFTを形成する場合、このように酸化された多結晶シリコン膜をパターニングした後に、ゲート絶縁膜を形成する。多結晶シリコンとゲート絶縁膜の界面が汚染されていると、TFTの特性がばらつく。主に、界面の汚染によってTFTのしきい値電圧(Vth)が不均一になる。そこで、通常はゲート絶縁膜を形成する前に多結晶シリコン膜表面の洗浄、すなわちレーザアニールによって形成された汚染された酸化膜を除去するために希HF洗浄(処理)を行な50

う。

【0004】従来、ゲート絶縁膜の形成前の洗浄の目的 は汚染された表面酸化膜を完全に除去するためであった ため、希HFの濃度が $1.5 wt\%\sim2.5 wt\%$ である溶液を用いて処理を行っていた。

【0005】従来の薄膜トランジスタの製造方法を図5を参照して説明する。まず図5 (a)に示すように、400×500mmサイズのガラス基板11上にアンダーコート膜12を形成し、このアンダーコート膜12上に非晶質シリコン膜13を形成する。アンダーコート膜12および非晶質シリコン膜13の形成には、プラズマCVD法を用いて例えば成膜温度300℃で形成する。非晶質シリコン膜13の膜厚は50nmである。続いて、非晶質シリコン膜13中の水素を脱離するために450℃、30~60分の熱アニールを行う。

【0006】次に、図5 (b) に示すように、例えばX e C 1 レーザを非晶質シリコン膜 1 3 に照射し、非晶質シリコン膜 1 3 の結晶化を行う。膜厚 5 0 n m の非晶質シリコン膜に対するレーザの照射エネルギー密度は 2 8 0~400 m J / c m 2 の範囲に設定した。形成された多結晶シリコン膜 1 4 の粒径は 0.25~1.0  $\mu$  m であった。

【0007】次に、図5(c)に示すように多結晶シリコン膜14をフォトリソグラフィー技術を用いてパターニングし、薄膜トランジスタの活性層を形成する。なお、図5(c)において、符号15は、図5(b)のレーザアニール工程で形成された表面酸化膜である。

【0008】次に、ゲート酸化膜形成前の洗浄を行なう。洗浄工程は以下の通りである。まず、図5 (d) に示すように希HF溶液を用いて洗浄処理を行なう。希HF溶液16 0 濃度は、1.5 w t %-2.5 w t %0 飽 囲で設定する。なお、符号23 はHFミストを示している。

【0009】次に、希HF処理後、図5(e)に示すように、純水リンスを行なって、スピン乾燥を行なった。なお、符号24は、HFミストによって形成された水ガラスを示している。

【0010】次に、図5(f)に示すように、多結晶シリコン膜14上にゲート絶縁膜18を形成し、このゲート絶縁膜18上にゲート電極20を形成する。続いて、このゲート電極20をマスクとして不純物を多結晶シリコン膜14に導入して低濃度のソース・ドレイン領域19aを形成する(図5(f)参照)。その後、ゲート電極20の側面および上面に図示しないレジストパターンを形成し、このレジストパターンをマスクとして不純物を導入することにより、高濃度のソース・ドレイン領域19bを形成する(図5(f)参照)。その後、上記レジストパターンを除去する。そして全面にプラズマCVDを用いて層間絶縁膜21を形成した後に、この層間絶縁膜21に、高濃度のソース・ドレイン領域19bとの

3

コンタクトをとるためのコンタクトホールを形成する (図5 (f) 参照)。その後、上記コンタクトホールを 埋め込むように全面に電極材料の膜を堆積し、この電極 材料の膜をバターニングすることによりソース・ドレイン電極22を形成し、薄膜トランジスタを作製する (図5 (f) 参照)。

#### [0011]

【発明が解決しようとする課題】ゲート絶縁膜形成前の 洗浄に用いる希HF濃度が2.5wt%以上であると、 多結晶シリコン膜のエッチングレートが速くなるために <sup>10</sup> エッチングレートを制御するのが難しく、多結晶シリコ ン膜のエッチングによる膜厚分布が生じてTFT特性が ばらついてしまうという問題点があった。希HF濃度の 下限値は、あまり濃度が低くなると酸化膜の除去能力が 低下するために一枚の基板を洗浄するに要する時間(以 下、タクトとも言う)が長くなるという2点から決定さ れていた。このため、通常ゲート絶縁膜形成前の処理で は希HF濃度は1.5wt%~2.5wt%の範囲で使 用していた。また、タクトが長くなることから希HF濃 度を1.5wt%以下で使用する考えは従来なかった。 【0012】しかしながら、従来の1.5wt%~2. 5wt%の範囲の希HF濃度でゲート絶縁膜形成前の洗 浄を行なって液晶表示装置を製造した場合、TFT特性 の局所的なバラツキ(特に、しきい値Vthのバラツ キ) による線欠点や点欠点が生じることがわかった。こ れらの欠点の発生原因は、希HF処理時に基板上に局所 的に再付着する希HFミストによる水ガラスの形成(そ れによる汚染も含む)であった。希HF処理は基板(例 えば400×500mm基板)を回転させて行なうが、 回転数を最適化しても特に基板端には希HFミストが付 30 着してしまう。多結晶シリコン膜上に希HFミストが付 着すると、水ガラスが形成されて多結晶シリコン膜とゲ ート絶縁膜の界面でのしきい値Vthのバラツキを引き 起こす。画素TFTが汚染された場合には、保持不良に よる輝点が生じ、周辺回路のアナログスイッチのTFT が汚染された場合には、輝線が生じる。

【0013】本発明は、上記事情を考慮してなされたものであって、薄膜トランジスタの特性のばらつきを可及的に防止することのできる薄膜トランジスタの製造方法を提供することを目的とする。

# [0014]

【課題を解決するための手段】本発明による薄膜トランジスタの製造方法は、基板上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜をレーザビームを用いてアニールすることにより結晶化させて多結晶シリコン膜を形成する工程と、濃度が0.6wt%から1.0wt%の範囲の希HF溶液を用いて前記多結晶シリコン膜の表面を洗浄する工程と、前記多結晶シリコン膜上にゲート絶縁膜を形成する工程と、を備えたことを特徴とする。

4

【0015】なお、前記多結晶シリコン膜の表面を希HF溶液を用いて洗浄した直後に、スピン乾燥させ、その後に純水を用いてリンス処理を行なう工程を備えるように構成しても良い。

【0016】なお、前記多結晶シリコン膜の表面を希H F溶液を用いて洗浄する前に、前記多結晶シリコン膜の 表面に酸化膜を形成する工程を備えるように構成しても 良い。

#### [0017]

【発明の実施の形態】以下に、本発明による薄膜トランジスタの製造方法の一実施形態を図面を参照して説明する。本発明による薄膜トランジスタの製造方法の一実施形態の製造方法を図1に、示す。

【0018】まず図1 (a) に示すように、 $400\times5$ 00mmサイズのガラス基板11上にアンダーコート膜12を形成し、このアンダーコート膜12上に非晶質シリコン膜13を形成する。アンダーコート膜12および非晶質シリコン膜13の形成には、プラズマCVD法を用いて例えば成膜温度300℃で形成する。非晶質シリコン膜13の膜厚は50nmである。続いて、非晶質シリコン膜13中の水素を脱離するために450℃、30~60分の熱アニールを行う。

【0019】次に、図1 (b) に示すように、例えばX e C l レーザを非晶質シリコン膜13に照射し、非晶質シリコン膜13の結晶化を行う。膜厚50nmの非晶質シリコン膜に対するレーザの照射エネルギー密度は280~400mJ/cm2の範囲に設定した。形成された多結晶シリコン膜14の粒径は0.25~1.0 $\mu$ mであった。

【0020】次に、図1(c)に示すように多結晶シリコン膜14をフォトリソグラフィー技術を用いてパターニングし、薄膜トランジスタの活性層を形成する。なお、図1(c)において、符号15は、図1(b)のレーザアニール工程で形成された表面酸化膜である。

【0021】次に、ゲート酸化膜形成前の洗浄を行なう。洗浄工程は以下の通りである。まず、図1(d)に示すように、O3(オゾン)溶液を用いて多結晶シリコン膜14の表面を酸化させる。O3処理は、スピン処理装置の回転する台上に基板11を載置して固定し、回転40している基板11の多結晶シリコン膜表面に、オゾン溶液を噴射する。なお、本実施形態においては、上記スピン処理装置の回転数が300rpm、O3の濃度が5ppm、処理時間が23sec、O3の流量が1.5L/minであった。なお、このO3処理に代えてプラズマ酸化により多結晶シリコン膜14の表面を酸化させても良い

[0022] 次に、図1 (e) に示すように希HF処理を行なう。希HF溶液16の濃度は、0.6wt%~1.0wt%の範囲で設定する。本実施形態では、例えば、希HF溶液16の濃度を0.7wt%に設定して、

±0.1wt%で管理を行なった。希HF処理は、上記 スピン処理装置の回転する台上に固定された基板に濃度 を 0. 7 w t %の希HF溶液 1 6 を噴射することにより 行う。なお、本実施形態においては、処理時間を15s ec、回転数を300rpm、希HF溶液の流量を3L **/minに設定した。** 

【0023】次に、図1(f)に示すように希HF処理 後、表面が乾かないうちに基板上の希HF溶液およびミ スト16をスピン乾燥によって除去する。その後、図1 (g) に示すように、純水リンスを行なって、スピン乾 10 燥を行なった。これは後述するように、多結晶シリコン 膜14上に残っている希HF溶液と純水が混合すると、 水ガラスが形成されやすくなるためである。希HF処理 後のスピン乾燥は、ミストの再付着が最も少ない回転数 1000から1300rpmとして、処理時間は22s e c とした。

【0024】次に、図1(h)に示すように、多結晶シ リコン膜14上にゲート絶縁膜18を形成し、このゲー ト絶縁膜18上にゲート電極20を形成する。続いて、 このゲート電極20をマスクとして不純物を多結晶シリ 20 コン膜14に導入して低濃度のソース・ドレイン領域1 9 a を形成する (図 1 (h) 参照)。その後、ゲート電 極20の側面および上面に図示しないレジストパターン を形成し、このレジストパターンをマスクとして不純物 を導入することにより、高濃度のソース・ドレイン領域 19bを形成する(図1(h)参照)。その後上記レジ ストパターンを除去する。そして全面にプラズマCVD を用いて層間絶縁膜21を形成した後に、この層間絶縁 膜21に、高濃度のソース・ドレイン領域19bとのコ ンタクトをとるためのコンタクトホールを形成する (図 30 1 (h) 参照)。その後、上記コンタクトホールを埋め 込むように全面に電極材料の膜を堆積し、この電極材料 の膜をパターニングすることによりソース・ドレイン電 極22を形成し、薄膜トランジスタを作製する(図1 \*

\* (h) 参照)。

【0025】次に、希HF処理に用いられるHF溶液の 濃度が 0. 6 w t % から 1. 0 w t % の範囲内にあるこ とが好ましい理由を図2乃至図4を参照して以下に説明

【0026】TFT特性のバラツキに影響するミストに は、希HF濃度と回転数が影響することがわかった。図 2に、HF 濃度と基板上のパーティクル(ミスト)数の 関係(基板サイズ400×500)を示す。パーティク ルの測定は、多結晶シリコン膜を形成したガラス基板を HF処理した後、検出感度を上げるためにAl膜を成膜 してパーティクルを増幅させた。HF洗浄前後のパーテ ィクル数は光学式のパーティクル検査装置を用いて検査 を行なった。その結果、HF濃度が1.0wt%より高 くなると、急激にパーティクル数が増加した。パーティ クルとして検出されたものの中で、HF濃度増加によっ て増えたものは主にHFミスト起因の水ガラスであっ た。さらに、HF溶液処理を行なった後にリンス洗浄前 に後乾燥処理をなうことにより、パーティクルをさらに 低減できることがわかった。

【0027】図3に、希HF濃度と不良パネル数の関係 を示す。希HF濃度1.0wt%以下では、線欠点およ び点欠点の不良が減少することがわかる。このことは、 HF濃度が1.0wt%以下になるとパーティクル数が 減少することに一致している。

【0028】液晶表示装置のパネルの不良原因を調査し たところ、TFT特性に起因する不良(しきい値Vth のシフト)が大幅に減少していることがわかった。本実 験から、希HF濃度を下げることによって、希HFミス トによる水ガラスの形成頻度が低減できることがわかっ

【0029】水ガラスの形成は、以下の化学反応で発生 する。

[0030]

 $SiOx + 4HF \rightarrow SiF_4 + 2H_2O$ 

(1)

HF濃度が高いと、式(1)の反応が促進されるため、 SiF4が多量に形成される。

【0031】その一部はHFと反応して2H2SiF 6 (フルオロケイ酸) が形成されて溶解するが、一部の SiF4は式2の反応によってH4SiO4(モノケイ 酸) を形成される。H4SiO4が多結晶シリコン膜上で 乾燥して脱水すると、重合して(SiO2) n=水ガラ スが形成される。再付着するHFミストの濃度が高い と、基板上で式1および2の反応が促進するため、水ガ ラスとして多結晶シリコン上に残りやすくなる。このよ うに、HF濃度が希薄であるほど、H4SiO4が形成さ れにくくなることがわかる。

【0032】ミストによる不良発生頻度という点ではH F濃度が低いほど良いが、希HF濃度が0.6wt%よ50 濃度は0.6wt%以上とする必要がある。また、HF

 $3 S i F_4 + 4 H_2 O \rightarrow H_4 S i O_4 + 2 H_2 S i F_6$  (2) りも低くすると多結晶シリコン膜表面の自然酸化膜を除 去するのに時間がかかる。図4にシリコン表面の疎水面 露出時間とHF濃度の関係を示す。特に、HF濃度を 0.6wt%以下にすると、急激に疎水面露出時間が長 くなることがわかる。しかしながら、多結晶シリコン膜 がパターニングされているため、長時間HF溶液に晒さ れるとアンダーコート膜である酸化膜がエッチングされ て多結晶シリコン膜がエッチバックされてしまう不良が 発生した。これは、アンダーコート膜と基板あるいは多 結晶シリコン膜との界面に部分的に希HF溶液が浸み込 み、エッチバックされる部分とされない部分ができるた めと考えられる。したがって、多結晶シリコン膜がエッ チバックによって無くなることを避けるために、希HF

7

濃度が0.6wt%よりも小さい場合、処理時間が2~3倍程度長くなるので、生産上タクトが長くなるという欠点もある。


【0033】上記のことから、副作用がなくゲート絶縁 膜形成前にレーザアニールによって形成された自然酸化 膜を除去し、かつHFミストによる不良を低減するに は、HF濃度は0.6wt%から1.0wt%の範囲内 に設定しなければならない。

【0034】以上説明したように、本実施形態によれば、ゲート絶縁膜の形成前に多結晶シリコン膜14の表 10面を、HF濃度が0.6wt%から1.0wt%の範囲の希HF処理を行うことにより、希HF処理中に再付着する希HFミストによる水ガラスの形成および汚染で生じる薄膜トランジスタの特性のばらつきを可及的に防止することのできる。また、希HF処理後に基板上に残った希HF溶液をスピン乾燥にて除去した後に純水リンスを行なうことによって、多結晶シリコン膜上に水ガラスが形成されることを抑制できる。それによって、欠点(線欠点および点欠点)のない多結晶シリコン薄膜トランジスタ液晶表示装置をえることができる。20


#### [0035]

【発明の効果】以上述べたように、本発明によれば、薄膜トランジスタの特性のばらつきを可及的に防止することのできる。

#### 【図2】



## 【図4】



8

\*【図面の簡単な説明】

【図1】本発明による薄膜トランジスタの製造方法の一 実施形態の製造工程断面図。

【図2】希IIF 濃度とバーティクル数の関係を示すグラフ。

【図3】希HF濃度と不良発生数の関係を示すグラフ。


【図4】HF濃度と非晶質シリコン膜の疎水面露出時間 との関係を示すグラフ。


【図5】従来の製造方法の製造工程断面図。

#### 0 【符号の説明】

- 11 ガラス基板
- 12 アンダーコート膜(SiOx, SiNx)
- 13 非晶質シリコン膜
- 14 多結晶シリコン膜
- 15 レーザアニールで形成された表面酸化膜
- 16 HFミスト・溶液 (0.7wt%)
- 18 ゲート絶縁膜
- 19a 低濃度ソース・ドレイン領域
- 19 b 高濃度ソース・ドレイン領域
- 20 20 ゲート電極
  - 21 層間絶縁膜
  - 22 ソース・ドレイン電極
  - 23 HFミスト・溶液 (2.0wt%)
  - 24 水ガラス (表面汚染)

【図3】





# ソロントページの続き

Fターム(参考) 5F043 AA10 AA31 BB03 BB22 EE07

EE08 EE23 GG10

5F045 AA08 AB03 AB04 AB32 AD07

AF07 BB15 CA15 HA14 HA16

HA18

5F052 AA02 BB07 CA02 DA02 DB03

EA15 EA16 JA01

5F110 AA08 AA26 AA30 BB01 CC02

DD02 DD11 FF36 GG02 GG13

GG16 GG25 GG45 HM15 NN02

NN35 PP03 PP35 QQ11